#### 世界知的所有権機関 国際事務局 特許協力条約に基づいて公開された国際出願



(51) 国際特許分類6 H01L 29/778, 21/338, 29/861

(II) 国際公開番号

WO97/45877

(43) 国際公開日

1997年12月4日(04.12.97)

(21) 国際出願番号

PCT/JP96/01480

A1

(22) 国際出願日

1996年5月31日(31.05.96)

(71) 出願人 (米国を除くすべての指定国について) 株式会社 日立製作所(HITACIII, LTD.)[JP/JP]

〒101 東京都千代田区神田駿河台四丁目6番地 Tokyo, (JP)

(72) 発明者;および

(75) 発明者/出願人(米国についてのみ)

小堀 勉(KOBORI, Tsutomu)[JP/JP]

〒370 群馬県高崎市西俄手町145番3号

グリーンピア高崎1306号室 Gunma, (JP)

工藤純久(KUDO, Sumihisa)[JP/JP]

〒371 群馬県前橋市住吉町2丁目3番20号

ライオンズプラザ前橋広瀬川905号 Gunma, (JP)

(74) 代理人

弁理士 秋田収喜(AKITA, Shuki)

〒116 東京都荒川区西日暮里6丁目53番3号

藤井ビル201号 Tokyo,(JP)

(81) 指定国 CN, JP, KR, SG, US, 欧州特許 (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

添付公開書類


国際關在報告書

SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(54)発明の名称 半導体装置およびその製造方法

#### (57) Abstract

A communication semiconductor device in which an HEMT having a frequency band of about 5 GHz is incorporated. The dielectric strength of the semiconductor against a surge current at the time of handling, etc., is prevented. The semiconductor device is provided with a semi-insulating compound semiconductor substrate (semi-insulating GaAs substrate), an electron traveling layer made of an undoped compound semiconductor (undoped GaAs) formed on the main surface of the semiconductor substrate, an electron supplying layer made of a compound semiconductor (AlGaAs) of a first conductivity (N-type) which is formed on the electron traveling layer and generates two-dimensional electron gas channels in the surface layer of the electron traveling layer, source and drain electrodes formed on the electron supplying layer, and a gate electrode formed on the upper surface of the electron supplying layer between the source and drain electrodes. An NiN protective element composed of an intrinsic semiconductor layer formed by partially etching off the electron supplying layer and part of the electron supplying layer is provided between the gate and source electrodes.



#### (57) 要約

5 G H z 帯前後の H E M T を組み込んだ通信用半導体装置である。 静電破壊強度を高くして、取り扱い時等のサージ電流による破壊を防止する。 半導体装置は、半絶縁性化合物半導体基板(半絶縁性G a A s 基板)と、前記半絶縁性化合物半導体基板の主面に形成されたアンドープ(G a A s 層) からなる電子走行層と、前記電子走行層上に形成されかつ前記電子走行層の表層に2次元電子ガスチャネルを発生させる第1導電型(N型)の化合物半導体(A 1 G a A s 層) からなる電子供給層と、前記電子供給層の上に形成されるソース電極およびドレイン電極と、前記ソース電極とドレイン電極の間の前記電子供給層の上面に形成されたゲード電極とを有する構造において、前記ゲート電極とソース電極の間には前記アンドープ層上の電子供給層を部分的にエッチング除去して形成された真性半導体層と電子供給層部分とによるNiN型保護素子が設けられている。

#### 参考情報

PCTに基づいて公開される国際出版のパンフレット第一頁に記載されたPCT加盟国を同定するために使用されるコード

1				
AMTUZABBEFG JRYAFGHIMNUZEKE BBBBBBBCCCCCCCDDE	アアメンステート アアメンステート アアメンスト・アア アリライ・スト・アアリライ・スト・アアリティ・スト・アンツ カー カー・アアダイ・スト・ルー・ステート カー・カー・カー・カー・カー・カー・カー・カー・カー・カー・カー・カー・カー・カ	EFFGGGGGGGHUDELSTPEGPRZCIK SIRABEHMNRUDELSTPEGPRZCIK SIRABEHMNRUDELSTPEGPRZCIK A クタークシンカールのファインシカールのファイン・アートールのファファイルのカリールのファファイルのカリールのファクルのカールのファイン・アイロケキ和大力セリスファグダグガッギャハイアイスイタ本ニル鮮神デンとリスファグダグガッギャハイアイスイタ本ニル鮮神デンとリスファグダグガッギャハイアイスイタ本ニル解神デンとリスファイターとして、カーローをは、カー	LRSTUVE MMG MMK MLN MMW MMW MMW MMW MMW MMW MMW MMW MMW MM	SIND TTT MR A A A A A A A A A A A A A A A A A A

#### 明細書

# 半導体装置およびその製造方法

### 技術分野

本発明は半導体装置およびその製造方法、特に高電子移動度トランジスタ(HEMT: High Electron Mobility Transistor)を有する半導体装置およびその製造技術に関し、特に雑音特性や電力利得が高くかつ静電破壊強度が高い移動体通信用HEMTおよびその製造に適応して有効な技術に関する。

### 10 背景技術

移動体通信用半導体装置としてGaAsMESFET (Metal Semi conductor Field Effect Transistor)やGaAsHEMTが使用されている。GaAsHEMTはGaAsMESFETに比較して雑音特性や電力利得等高周波特性が優れている。

15 使用周波数帯域が5GHz以下となるGaAsHEMTは、たとえば、半絶縁性GaAs基板上に電子走行層となるアンドープGaAs層、前記アンドープGaAs層の表層に2次元電子ガスチャネルを発生させる第1導電型(N型)からなる電子供給層となるAlGaAs層、電極とのオーミック性をとるためのオーミックコンタクト層となるN型GaAsを順次エピタキシャル成長させた基板を使用している。この種のHEMTについては、培風館発行、「超高速化合物半導体デバイス」P121~P123や、電子情報通信学会発行、ED82-127(低雑音HEMT)に記載されている。また、特開平2-16274

4号公報および特開昭60-86874号公報には、ゲート・ソース間に保護素子をモノリシックに組み込んだ例が記載されている。

HEMTは雑音特性や電力利得等の高周波特性が良好であるが、静電破壊強度が、たとえば、約30V以下と低いため、その取り扱い時、静電破壊が起きないように充分な注意を必要とする。このため、半導体装置の製造歩留りが低下したり、組立の作業性が低くなる場合もある。

そこで、本発明者はHEMTの静電破壊強度を向上させるため、たとえば、ゲート・ソース間に保護素子を入れることを検討した。

10 一般に、GaAs基板主面にN型層以外のP型層等を形成する場合、イオン注入法等を実施する。しかし、イオン注入法はその後高温熱処理が必要となる。この結果、前記エピタキシャル層は高温熱処理によりエピタキシャル界面の濃度プロファイルの変化等が発生する。このため、HEMTの製造において、高温熱処理を必要とするイオン注入法は避けられている。

また、HEMTにおける雑音特性や電力利得の関係からHEMTのゲート(G)とソース(S)間にNPNで構成されるバックトウバック(back-to-back)ダイオードを組み込むことは困難である。これは以下の理由による。

20 第14回は本発明者によって検討確認された半導体装置と従来の半導体装置の周波数と雑音指数(dB)との相関を示すグラフであり、第15回は本発明者によって検討確認された半導体装置および従来の半導体装置の周波数と電力利得(dB)との相関を示すグラフである。

曲線Aは保護素子を設けないHEMTの特性を示し、曲線CはNP 25 Nバックトウバックダイオードを組み込んだHEMT (HEMT (N £ .

5

PND) )の特性を示し、曲線DはMESFETの特性を示す。また、HEMTとMESFETの維音指数NFを比較するため、それぞれの仮のデバイス(半導体装置)構造を略同一として以下のように設定する。ゲート長は0.5μm程度、ゲート幅は200~300μm程度、ゲート下部の空乏層幅は250~500Åとする。

雑音指数(NF)の許容値を1.5dBとした場合、使用周波数帯域は、GaAs-MESFETは曲線Dで示すように5GHz帯まで可能であり、HEMTの場合曲線Aで示すように12GHz帯、すなわち衛星通信用にも使用できる。

10 しかし、ゲートとソース間にNPNのバックトウバックダイオードを組み込んだHEMTの場合は、曲線Cで示すように雑音指数は許容値を越え、使用に耐えないものとなる。

雑音指数NFは次式(1)で与えられる。

$$NF = 10 \log [1 + 2 \pi f K (C_* + C_*) \cdots (1)$$

15  $\times \{ (R_* + R_*) / g_* \} 1/2$ 

ここで、fは周波数、Kはフィッティングファクタ、Cェはゲート・ソース間容量(ゲート下部の空乏層容量)、C。はゲート・ソース間寄生容量、R。はソース抵抗、R。はゲート抵抗、g。は相互コンダクタンスである。

20 式1から各周波数特性において高い周波数になるに従って雑音指数 NFが大きくなることが分かる。また、ゲート・ソース間容量C...の 増大も雑音指数NFの増大の大きな原因となる。

つぎに、各半導体装置の違いについて説明する。

HEMT(曲線A)とMESFET(曲線D)において、前述の同 25 等なデバイス構造を仮定した場合、C。はそれほど変わらない(おお

よそ0.2~0.4 p F 程度)。しかし、H E M T は M E S F E T に 比較して電子移動度が大きいため、g m は H E M T の方が大きくなる。 ここで、式(1)より、g m のみが大きくなると N F は小さくなることがわかる。具体的な値としては、移動体通信用途(5 G H z 帯)において H E M T ではおおよそ0.8~1.0 d B 程度、M E S F E T では 1.2~1.5 d B 程度である。

以上により、HEMTがMESFETより雑音指数に優れることが わかる。

つぎに、HEMT (曲線A)とNPNバックトウバックダイオード

を組み込んだ (HEMT (NPND))のNFの差について説明する
NPN保護ダイオードを用いた場合には、移動体通信用途 (5 GHz 帯)および衛星通信用途 (1 2 GHz 帯)とも要求されるNF (おおよそ1.5 dB:max)を満足できない。この理由は、NPN保護ダイオードの持つ容量がHEMTのC..と略同じ大きさ(おおよそ0.

15 2~0.4 p F 程度)のため入力容量(C.+C.)が増大し、式(1)より著しいNFの劣化を引き起こすためである。以上により、N P N 保護ダイオードは適用できないことがわかる。

一方、第15回に示すように、電力利得(PG)の許容値を15d Bとした場合、保護素子を組み込まないHEMT(曲線A)は12G 20 Hz帯まで高い電力利得を得ることができる。しかし、前述のように NPNのバックトウバックダイオードを組み込んだHEMT(曲線C) の場合では、10GHz帯程度以上で所定の電力利得が得られない。

各周波数特性において高い周波数になるに従い、PGが劣化する原因は、次式(2)により明確である。

25  $PG = 10 \log [\{(g_*/2\pi (C_*+C_*))/f\}^2]$ 

-5

## $\times \{1/(4g_4R_1)\}$ ... (2)

ここで、gaはドレインコンダクタンス、Riはチャネル抵抗である。そこで、本発明者はゲート・ソース間容量Caeを小さくできるアンドープ層(真性半導体:intrinsic 以下iと称する)を用いる保護素子をゲート・ソース間あるいはゲート・ドレイン間に設けることによって、衛星通信用途向けは実質的に困難としても、移動体通信用途向けの半導体装置では実使用に耐える高周波特性を有しかつ充分な静電破壊強度を持たせることができることを思い付き本発明をなした。

本発明の目的は、静電破壊強度の大きな髙電子移動度トランジスタ 10 を有する半導体装置およびその製造方法を提供することにある。

本発明の他の目的は、静電破壊強度が大きくかつ雑音指数や電力利得等高周波特性の優れた高電子移動度トランジスタを有する半導体装置およびその製造方法を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の 15 記述および添付図面からあきらかになるであろう。

#### 発明の開示

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。

20 半絶縁性化合物半導体基板と、前記半絶縁性化合物半導体基板の主面に形成されたアンドープ化合物半導体からなる電子走行層と、前記電子走行層上に形成されかつ前記電子走行層の表層に2次元電子ガスチャネルを発生させる第1導電型の化合物半導体からなる電子供給層と、前記電子供給層の上に形成されるソース電極およびドレイン電極と、前記シース電極とドレイン電極の間の前記電子供給層の上面に形

20

成されたゲート電極とを有する半導体装置であって、前記ゲート電極とソース電極との間に前記アンドープ層上の電子供給層を部分的にエッチング除去して形成された真性半導体層と電子供給層部分とによる Ni N型保護素子が設けられている。

前記電子走行層はアンドープGaAs層,前記電子供給層はN型A lGaAs層,前記オーミックコンタクト層はN型GaAs層で形成 され、前記電子走行層となるGaAsアンドープ層の不純物濃度は1 0<sup>15</sup> c m<sup>-3</sup>以下となっている。

半導体装置に組み込まれる半導体チップ(半導体装置)は以下の工 10 程を経て製造される。

半絶縁性化合物半導体基板の主面にアンドープ化合物半導体からなる電子走行層および前記電子走行層の表層部分に2次元電子ガスチャネルを発生させる第1導電型の化合物半導体からなる電子供給層ならびに電極との間でオーミックコンタクトをとる第1導電型の化合物半導体からなるオーミックコンタクト層を順次形成する工程と、前記オーミックコンタクト層を選択的に除去して電子供給層上にゲート電極と形成する工程とを有する半導体装置の製造方法であって、前記ゲート電極と前記ソース電極との間にオーミックコンタクト層から電子走行層に到達するエッチング溝を設け、前記ゲート電極と前記ソース電極または前記ドレイン電極間に真性半導体層と前記電子供給層によるNiN型保護素子を形成する。

前記電子走行層はアンドープGaAs層,前記電子供給層はN型A lGaAs層,前記オーミックコンタクト層はN型GaAs層で形成 25 され、前記電子走行層となるGaAsアンドープ層の不純物濃度は1

15

0<sup>15</sup> c m<sup>-3</sup>以下に形成される。

前記半導体装置に形成される絶縁膜は前記電子走行層の表層に形成される2次元電子ガスチャネルの特性を損なわない低い温度で形成される。たとえば、絶縁膜は膜形成温度が420℃程度以下でリン濃度が7mo1程度以下によって形成されるリンシリケートガラス膜で形成する。

前記の手段によれば、GaAsHEMTのゲートとソース間にNiN型保護素子が組み込まれることから、静電破壊強度の向上が達成できる。すなわち、静電破壊強度は従来のHEMTに比較して3倍以上の100V程度になる。これにより、半導体装置の取り扱い時の静電破壊が起き難くなる。

また、組み込まれるNiN型保護素子はNPNバックトウバックダイオードの1/10程度と容量が小さいため、雑音指数や電力利得に与える影響が少なくなり、半導体装置は移動体通信用半導体装置として充分使用可能となる。

また、GaAsアンドープ層は不純物濃度が10<sup>15</sup>cm<sup>-3</sup>以下となり、電子供給層によって確実に2次元電子ガスチャネルが形成されるため、半導体装置は安定した高周波特性が得られる。

また、半導体チップ製造におけるNiN型保護素子の製造時、高温 20 加熱を伴わないエッチングによってNiN構造を形成するため、不純 物濃度プロファイルが変化しない。

また、半導体装置に形成される絶縁膜は低温度で形成されることから、HEMTの特性が損なわれない。

25 図面の簡単な説明

第1図は本発明の一実施形態である半導体装置の模式的平面図である。

- 第2図は本発明の一実施形態である半導体装置の平面図である。
- 第3図は前記半導体装置の断面図である。
- 5 第4図は前記半導体装置の一部を示す模式的断面図である。

第5図は前記半導体装置の製造において半導体チップをタブに固定 し前記半導体チップの電極とリードとをワイヤで接続した状態を示す 平面図である。

第6回は本発明の一実施形態である半導体装置の製造方法に用いる 10 化合物半導体基板とその主面に形成された化合物半導体層を示す一部 の断面回である。

第7回は前記半導体装置の製造においてリセスエッチング加工された化合物半導体基板を示す一部の断面図である。

第8回は前記半導体装置の製造においてソース電極,ドレイン電極 15 および保護素子電極が形成された化合物半導体基板を示す一部の断面 図である。

第9回は前記半導体装置の製造においてNiN型保護素子形成のためのエッチング溝が形成された化合物半導体基板を示す一部の断面図である。

20 第10図は前記半導体装置の製造においてゲート電極が形成された 化合物半導体基板を示す一部の断面図である。

第11図は前記半導体装置の製造において選択的に絶縁膜が形成された化合物半導体基板を示す一部の断面図である。

第12図は本実施形態による半導体装置の周波数と雑音指数の相関 25 を示すグラフである。

第13図は本実施形態による半導体装置の周波数と電力利得の相関 を示すグラフである。

第14図は本発明者によって検討確認された半導体装置と従来の半 導体装置の周波数と雑音指数との相関を示すグラフである。

5 第15回は本発明者によって検討確認された半導体装置と従来の半 導体装置の周波数と電力利得との相関を示すグラフである。

## 発明を実施するための最良の形態

本発明の構成について実施形態とともに説明する。

10 なお、発明の実施形態を説明するための全図において、同一機能を 有するものは同一符号を付け、その繰り返しの説明は省略する。

本実施形態1の半導体装置1は、第2図および第3図に示すように、 略直方体からなる樹脂製の封止体2の両側からそれぞれ2本のリード 3を突出させた構造となっている。前記リード3はガルウィング型と なり、表面実装が可能な構造となっている。

前記封止体2の内部に延在する4本のリード3のうち、第5図に示すように、1本のリード3の内端は幅広のタブ4に繋がっている。半導体チップ5は、図示しない接合材によって前記タブ4に固定されている。また、前記タブ4に連なるリード3はソース(S)リードとなり、残りの3本のリード3はそれぞれソースリード、ゲート(G)リード,ドレイン(D)リードとなる。また、これらの各リード3と、前記半導体チップ5の各ポンディングパッド6は導電性のワイヤ7によって電気的に接続されている。また、前記半導体チップ5は、第3図に示すように、実装状態でタブ4の下面側になるようにリード3が成形されている。

15

20

25

半導体チップ5は、第1図に示すように四辺形となっている。半導体チップ5は、たとえば1辺が0.3~0.6mmの正方形となり、厚さは0.15~0.25mmとなっている。同図でハッチングを施した部分がソース配線10、クロスハッチングを施した部分がドレイン配線11、点々を施した部分がゲート配線12である。各配線の一部はそれぞれ4隅に延在し、四辺形のボンディングパッド6が形成される。このボンディングパッド6は第4図に示すように、パッシベーション膜8を設けないことによって形成される。たとえば、右上隅がゲート用ボンディングパッド6G、右下隅がソース用ボンディングパッド6S、左下隅がドレイン用ボンディングパッド6Dとなっている。

第1回に示すように、半導体チップ5の中心部分に先端を延在するドレイン配線11の下には長方形のドレイン電極13が配置され、このドレイン電極13の両側には、それぞれ平行に長方形のソース電極14が位置している。ドレイン電極13とソース電極14は全長に亘って対面している。前記ソース電極14はソース配線10に重なり電気的に接続している。前記ドレイン電極13とソース電極14との間にはそれぞれ1本の線で示すが、ゲート電極15が位置している。また、このゲート電極15の上にもゲート配線12が重なり、電気的に接続されている。これにより、高電子移動度トランジスタ(HEMT)9が形成される(第4回参照)。

また、N型化合物半導体層16とN型化合物半導体層17との間に 真性半導体層(i層)18を挟んだNiN型保護素子19が形成され ている。前記N型化合物半導体層16およびN型化合物半導体層17 上には保護素子電極20,21が形成されている。そして、前記一方

25

の保護素子電極20はソース配線10に接続され、他方の保護素子電極21はゲート配線12に接続されている。

第4回は半導体チップ5の一部の断面を示す図であるが、模式的図でありかつHEMT9とNiN型保護素子19を同時に示す図である。

5 半導体チップ5は、第4図に示すように、半絶縁性化合物半導体基板、たとえば、半絶縁性GaAs基板25の主面(上面)にエピタキシャル成長によって形成した3層の化合物半導体層、たとえば、電子走行層となるアンドープGaAs層26,電子供給層となるN型A1GaAs層27,オーミックコンタクト層となるN型GaAs層28を加工し、かつ縦横に分断することによって形成される。

アンドープGaAs層26は厚さ3000~10000A程度となっている。また、このアンドープGaAs層26は、2次元電子ガスチャネルが形成される電子走行層となることから、不純物濃度は10 cm<sup>-3</sup>以下(P型)とする。すなわち、アンドープGaAs層がN型となると、アンドープGaAs層全体がチャネルとして働き特性は劣化する。GaAsアンドープ層の不純物濃度を10<sup>15</sup>cm<sup>-3</sup>以下としておくことにより、電子供給層の作用によって確実に2次元電子ガスチャネルが形成されるため、安定した高周波特性が得られる。

N型AlGaAs層27は厚さ100~400Å程度で、不純物濃20 度は1×10<sup>16</sup>~5×10<sup>18</sup>cm<sup>-3</sup>程度である。また、N型GaAs層28は厚さ500~2000Å程度で、不純物濃度は1×10<sup>18</sup>~5×10<sup>16</sup>cm<sup>-3</sup>程度である。

HEMT9の部分、すなわち、能動部では前記アンドープGaAs 層26上に選択的にN型A1GaAs層27が載り、かつN型A1G aAs層27上にはN型GaAs層28で形成されるソース用オーミ ックコンタクト層30,ドレイン用オーミックコンタクト層31が1~2μm程度の間隔を隔てて配置されている。前記ソース用オーミックコンタクト層30の上には前記ソース電極14が設けられ、前記ドレイン用オーミックコンタクト層31の上には前記ドレイン電極13が設けられている。ソース電極14およびドレイン電極13は金系材料、たとえばAuGe/Ni/Ti/Auで形成されている。これら電極の厚さは、たとえば5000A程度である。

ソース用オーミックコンタクト層30とドレイン用オーミックコンタクト層31との間に露出したN型A1GaAs層27上には前記ゲート電極15が形成される。ゲート長は、たとえば0.5μmであり、ゲート幅は200~300μmである。ゲート電極15は、たとえばA1またはMo/Au等で形成され、厚さは5000~10000Å程度である。

前記アンドープGaAs層26とN型AlGaAs層27とによっ 15 て、電子走行層としてのアンドープGaAs層26の表層部分には2 次元電子ガスチャネルが形成される。

NiN型保護素子19部分では、アンドープGaAs層26上に独立してN型A1GaAs層27が載る。また、このN型A1GaAs層27上にはN型GaAs層28が重なって載る。そして、前記N型 A1GaAs層27およびN型GaAs層28は、NiN型保護素子形成用のエッチング溝35で分断されている。エッチング溝35は2次元電子ガスチャネルが発生するアンドープGaAs層26の表層部分を貫くように設けられている。前記エッチング溝35の幅は数μmとなる。前記エッチング溝35の一個のN型A1GaAs層27と、125 他側のN型A1GaAs層27と、一側のN型A1GaAs層27か

20

25

ら他側のN型A1GaAs層27に至るアンドープGaAs層26によってN型半導体36と真性半導体37とN型半導体38によるNiN型保護素子19が形成されることになる。N型半導体36およびN型半導体38上のN型GaAs層28はそれぞれ保護素子用オーミックコンタクト層39,40となる。前記保護素子用オーミックコンタクト層39上には前記保護素子電極21が設けられ、保護素子用オーミックコンタクト層40上には前記保護素子電極20が設けられている。

また、半導体チップ5の主面側は絶縁膜(層間絶縁膜)41によっ 10 て選択的に覆われている。この絶縁膜41は、たとえば膜形成温度が 420℃程度以下でリン濃度が7mo1程度以下になるリンシリケー ト膜(PSG膜)で形成され、厚さは5000~10000Åとなっ ている。これによって絶縁膜41の形成時、2次元電子ガスチャネル (HEMTの特性)が損なわれることはない。また、絶縁膜41はS i O₂膜でもよく、多層膜でもよい。

また、前記絶縁膜41上には選択的に配線が形成されている。この配線は前述のように、第1図で示すようにソース配線10,ドレイン配線11,ゲート配線12のように形成される。そして、前記絶縁膜41が設けられない部分がコンタクト穴となり、各コンタクト穴に充填された配線材料によって各配線と各電極が接続される。

また、前記半導体チップ5の表面はパッシベーション膜8で覆われている。そして、パッシベーション膜8を選択的に除去した部分がボンディングパッド6となる。前記パッシベーション膜8は、前記絶縁膜41と同様に膜形成温度が420℃程度以下でリン濃度が7mo1程度以下になるリンシリケート膜(PSG膜)で形成され、厚さは5

000~10000Åとなっている。これによってパッシベーション 膜8の形成時、2次元電子ガスチャネル(HEMTの特性)が損なわれることはない。また、絶縁膜41はSiO₂膜でもよく、多層膜で もよい。

5 つぎに、半導体チップ5の製造について第6図~第11図を参照しながら説明する。なお、これらの図において、前記第4図と同様に半導体基板の一部の断面を模式的に示し、かつ左側にNiN型保護素子を製造する部分を、右側にHEMTを製造する部分を示す。

最初に数100μmの厚さの半絶縁性GaAs基板25を用意した 後、第6図に示すように、エピタキシャル成長によって、主面にアンドープGaAs層26,N型AlGaAs層27,N型GaAs層28を形成する。アンドープGaAs層26は厚さ3000~10000 A程度となっている。また、このアンドープGaAs層26は、2次元電子ガスチャネルが形成される電子走行層となることから、不純 物濃度は10<sup>15</sup> cm<sup>-3</sup>以下(P型)とする。これによって、アンドープGaAs層26の表層部分には2次元電子ガスチャネルが形成される。

N型AlGaAs層27は厚さ100~400Å程度で、不純物濃度は1×10<sup>18</sup>~5×10<sup>18</sup>cm<sup>-3</sup>程度である。また、N型GaAs 20 層28は厚さ500~2000Å程度で、不純物濃度は1×10<sup>18</sup>~ 5×10<sup>18</sup>cm<sup>-3</sup>程度である。

HEMT形成部分において、前記アンドープGaAs層26は電子 走行層、N型AlGaAs層27は電子供給層、N型AlGaAs層 27はオーミックコンタクト層として使用される。また、NiN型保 護素子の製造部分において、前記アンドープGaAs層26はNiN

型保護素子19を形成するための真性半導体層、N型A1GaAs層27は2分されてNiN型保護素子19のN型半導体層として使用される。

つぎに、第7回に示すように、常用のホトリングラフィ技術によってN型A1GaAs層27およびN型GaAs層28をリセスエッチングして所定部分を電気的に独立した状態とする。前記ホトリングラフィでは所定部分にホトレジスト膜を形成した後露出するN型GaAs層28およびN型A1GaAs層27をエッチングするが、エッチング液はたとえばアンモニア系エッチング液等が用いられる。

10 つぎに、半絶縁性GaAs基板25の主面上全体に絶縁膜を形成し、常用のホトリソグラフィ技術およびリフトオフ法を用いてN型GaAs層28の上に電極を形成する。電極は、第8回に示すように、たとえば厚さ5000Å程度のAuGe/Ni/Ti/Auで形成される。最上層がAu層である。HEMT形成部分において、例えば、左側の15 電極がソース電極14になり、右側の電極がドレイン電極13となる。また、NiN型保護素子形成部分において、例えば、右側の電極が保護素子電極20となり、左側の電極が保護素子電極21となる。

つぎに、第9回に示すように、半絶縁性GaAs基板25の主面にホトレジスト膜45を選択的に形成した後、ホトレジスト膜45をエッチング用マスクとして、前記保護素子電極20と保護素子電極21の間のN型GaAs層28およびN型A1GaAs層27をエッチング除去する。この、エッチング薄35は2次元電子ガスチャネルが発生するアンドープGaAs層26の表層部分を貫くように設けられる。エッチング液はたとえばアンモニア系エッチング液等が用いられる。

25 このエッチングにおいて、あらかじめエッチングレートを確認した上

25

でエッチングを実施し、エッチング量を調整する。

前記エッチング溝335の幅は数 pmとなる。前記エッチング溝35の一側のN型A1GaAs層27と、他側のN型A1GaAs層27と、一側のN型A1GaAs層27と、一側のN型A1GaAs層27から他側のN型A1GaAs層27に至るアンドープGaAs層26によってN型半導体36と真性半導体(i)37とN型半導体38によるNiN型保護素子19が形成されることになる。このNiN型保護素子19の容量は、たとえば0.02~0.04PpFと極めて小さい。

また、前記N型半導体36およびN型半導体38上のN型GaAs 間28はそれぞれ保護素子用オーミックコンタクト層39,40となり、保護素子電極20,21との間にオーミックコンタクトが取れる。つぎに、前記ホトレジスト膜45を除去した後、新たに選択的にホトレジスト膜を形成し、その後第10図に示すようにHEMT形成部分のドレイン電極13とソース電極14の間のN型GaAs層28をエッチング除去する。このエッチング溝、すなわちゲート形成溝46の幅は1~2μm程度である。

つぎに、露出したN型AlGaAs層27の表面に前記ゲート電極15が形成される。ゲート長は、たとえば $0.5\mu$ mであり、ゲート幅は $200\sim300\mu$ mである。ゲート電極15は、たとえばAlまたはMo/Au等で形成され、厚さは $5000\sim1000$ 0 A程度である。

これによってHEMT9が形成される。ドレイン電極13の下のN型GaAs層28はドレイン用オーミックコンタクト層31になり、ソース電極14の下のN型GaAs層28はソース用オーミックコンタクト層30になる。

.5

20

つぎに、半絶縁性G a A s 基板 2 5 の主面に絶縁膜 4 1 を選択的に 形成する。この絶縁膜 4 1 は、たとえば膜形成温度が 4 2 0 ℃程度以 下でリン濃度が7 m o 1 程度以下になるリンシリケート膜(P S G 膜) で形成され、厚さは 5 0 0 0 ~ 1 0 0 0 0 Åとなっている。これによって絶縁膜 4 1 の形成時、2 次元電子ガスチャネル(H E M T の特性) が損なわれることはない。また、前記絶縁膜 4 1 は選択的に設けられ、 絶縁膜 4 1 が設けられない部分は、各電極と配線を接続するコンタクト穴 4 7 になる。

つぎに、前記半絶縁性GaAs基板25の主面に配線を形成する。
10 配線は、たとえばAlまたはMo/Au等で形成され、厚さは5000~10000A程度である。配線は第1図に示すように、ソース配線10,ドレイン配線11,ゲート配線12となる。ソース配線10はソース電極14および保護素子電極20に接続され、ドレイン配線11はドレイン電極13に接続され、ゲート配線12はゲート電極155および保護素子電極21に接続される。

つぎに、半絶縁性GaAs基板25の主面にパッシベーション膜8を形成する。パッシベーション膜8は、たとえば膜形成温度が420℃程度以下でリン濃度が7mo1程度以下になるリンシリケート膜(PSG膜)で形成され、厚さは5000~10000Åとなっている。これによってパッシベーション膜8の形成時、2次元電子ガスチャネル(HEMTの特性)が損なわれることはない。また、パッシベーション膜8が設けられない部分がボンディングパッド6になる。

つぎに、半絶縁性GaAs基板25は、その裏面が所定の厚さ削られ、およそ0.15~0.25mmの厚さにされた後、縦横に分断される。これによって、第1図に示すような半導体チップ5が製造され

10

15

20

る。半導体チップ5は、たとえば1辺が0.3~0.6mmの正方形となる。

このような半導体チップ5は、第5図に示すようにリードフレーム 50のタブ4上に図示しない接合材を介して接続される。リードフレーム50は、全体を図示しないが、平行に延在する外枠と、この一対の外枠を一定間隔で連結する内枠とからなり、たとえば、上下2本のリード3は、前記外枠から内枠に平行に延在している。また、トランスファモールド時、溶けた樹脂(レジン)が流出しないように、リード3間およびリード3と内枠を連結する図示しないダムも形成されている。

つぎに、半導体チップ5のボンディングパッド6とリード3はワイヤ7で接続される。また、常用のトランスファモールド装置によって前記タブ4,半導体チップ5,ワイヤ7およびリード3の先端部分を封止体2で覆い、不要なリードフレーム部分を切断除去し、かつ封止体2から突出する4本のリード3をガルウィング型に成形することによって第2図に示す半導体装置1が製造される。

このように、本実施形態によれば、以下の作用効果が得られる。

GaAsHEMTのゲートとソース間にNiN型保護素子が組み込まれることから、静電破壊強度の向上が達成できる。すなわち、静電破壊強度は従来のHEMTに比較して3倍以上の100V程度になる。

しかしながら、本実施形態のHEMTは5GHz帯の移動体通信用 半導体装置として使用できるが、12GHz帯の衛星通信用半導体装 置としては要求される特性(雑音指数,電力利得)によっては使用で きない場合もある。

25 この理由は、NiN型保護素子の持つ容量が0.02~0.04 p

15

25

F以下とHEMTのゲート・ソース間容量 C<sub>\*\*</sub> (おおよそ、0.2~0.4 p F)程度に比較して殆ど無視できるレベルの値であることによる。これにより、移動体通信用用途 (5 G H z 帯)では入力容量 (C<sub>\*\*</sub>+C<sub>\*</sub>)の増大は殆ど生じず、NFの劣化が殆ど起きないため適用可能となる。

一方、衛星通信用途(12GHz帯)では、移動体通信用途(5GHz帯)より高い周波数であるため、数1および数2からも分かるように、また、図12および図13のグラフからも分かるように、移動体通信用途以上にNFおよび電力利得の劣化が起こる。加えて、衛星通信用途では、NFのスペックが厳しいことなどを考慮して、NiN型保護素子を組み込まない方が賢明である。

また、HEMTのゲート・ソース間にNiN型保護素子が設けられていることから、ゲートまたはソースからサージ電流が入っても、ゲート・ソース間の持つ耐圧よりも小さい耐圧を持つNiN型保護素子に流れ、HEMTにおけるゲートのショットキー接合の破壊を防止することができる。なお、NiN型保護素子の耐圧はN同士の間隔で決まる。また、サージ電流はi(アンドープGaAs層)と絶縁膜(層間絶縁膜)との界面を流れる。

また、GaAsアンドープ層は不純物濃度が10<sup>15</sup> cm<sup>-3</sup>以下となり、電子供給層によって確実に2次元電子ガスチャネルが形成されるため、半導体装置は安定した高周波特性が得られる。

また、半導体チップ製造におけるNiN型保護素子の製造時、高温加熱を伴わないエッチングによってNiN構造を形成するため、不純物濃度プロファイルが変化しない。したがって、HEMTの特性が安定する。

また、半導体装置に形成される絶縁膜は低温度で形成されることから、HEMTの特性が損なわれない。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

たとえば、半導体装置に複数のHEMTを組み込む場合は、それぞれのHEMTにNiN型保護素子を組み込むことによって、前記実施 形態と同様に静電破壊強度が高く高周波特性に優れた半導体装置とすることができる。

10 また、ゲートが2本となるデュアルゲート構造のHEMTの場合は、 それぞれのゲートとソース間にNiN型保護素子を組み込むことによって前記実施形態と同様に静電破壊強度が高く高周波特性に優れた半 導体装置とすることができる。

また、ドレインがグランド (GND) になる場合は、NiN型保護 素子はゲート電極とドレイン電極の間に設ける。これにより、前記実 施形態と同様に静電破壊強度が高く高周波特性に優れた半導体装置と することができる。

また、アンドープ層は多層であってもよい。たとえば、アンドープ G a A s 層 2 6 と N型A 1 G a A s 層 2 7 との間にアンドープ層 I n 20 G a A s 層を入れても前記実施形態と同様に静電破壊強度が高く高周 波特性に優れた半導体装置とすることができる。

## 産業上の利用可能性

以上の説明では主として本発明者によってなされた発明をその背景 25 となった利用分野である移動体通信用途の半導体装置の製造技術に適

用した場合について説明したが、それに限定されるものではなく、たとえば、LAN (local area network) の通信機器に使用できる。また、移動体通信用途の1例としてPHS (personal handy system)用通信機器がある。

#### 請求の範囲

- 1. 半絶縁性化合物半導体基板と、前記半絶縁性化合物半導体基板の主面に形成されたアンドープ化合物半導体からなる電子走行層と、
- 5 前記電子走行層上に形成されかつ前記電子走行層の表層に2次元電子ガスチャネルを発生させる第1導電型の化合物半導体からなる電子供給層と、前記電子供給層の上に形成されるソース電極およびドレイン電極と、前記ソース電極とドレイン電極の間の前記電子供給層の上面に形成されたゲート電極とを有する半導体装置であって、前記ゲート電極とソース電極またはゲート電極とドレイン電極間には前記アンドープ層上の電子供給層を部分的にエッチング除去して形成された真性半導体層と電子供給層部分とによるNiN型保護素子が設けられていることを特徴とする半導体装置。
- 2. 前記NiN型保護素子はゲート電極とソース電極またはゲート 15 電極とドレイン電極間に1つ以上設けられていることを特徴とする請求の範囲第1項に記載の半導体装置。
  - 3. 前記アンドープ層は多層になっていることを特徴とする請求の 範囲第1項または請求の範囲第2項に記載の半導体装置。
- 4. 前記電子走行層はアンドープGaAs層,前記電子供給層はN 20 型AlGaAs層,前記オーミックコンタクト層はN型GaAs層で 形成され、前記電子走行層となるGaAsアンドープ層の不純物濃度 は10<sup>15</sup>cm<sup>-3</sup>以下となっていることを特徴とする請求の範囲第1項 乃至請求の範囲第3項記載のうちいずれか1項に記載の半導体装置。
- 5. 半絶縁性化合物半導体基板の主面にアンドープ化合物半導体か 25 らなる電子走行層および前記電子走行層の表層部分に2次元電子ガス

:5


10

15


チャネルを発生させる第1導電型の化合物半導体からなる電子供給層ならびに電極との間でオーミックコンタクトをとる第1導電型の化合物半導体からなるオーミックコンタクト層を順次形成する工程と、前記オーミックコンタクト層を選択的に除去して電極を形成する工程と、前記オーミックコンタクト層を選択的に除去して電子と、前記オーミックコンタクト層を選択的に除去して電子と、前記ゲート電極を形成する工程とを有する半導体装置の製造するエッチング溝を設け、前記ゲート電極と前記ソース電極または前記ドレイン電極との間にオーミックコンタクト層から電子走行層に到達するエッチング溝を設け、前記ゲート電極と前記ソース電極または前記ドレイン電極間に真性半導体層と前記電子供給層によるNiN型保護素子を形成することを特徴とする半導体装置の製造方法。

- 6.前記電子走行層はアンドープGaAs層,前記電子供給層はN型AlGaAs層,前記オーミックコンタクト層はN型GaAs層で形成され、前記電子走行層となるGaAsアンドープ層の不純物濃度は10<sup>15</sup>cm<sup>-3</sup>以下に形成されることを特徴とする請求の範囲第5項記載の半導体装置の製造方法。
- 7. 前記半導体装置に形成される絶縁膜は前記電子走行層の表層に 形成される2次元電子ガスチャネルの特性を損なわない低い温度で形成されることを特徴とする請求の範囲第5項または請求の範囲第6項 に記載の半導体装置の製造方法。


FIG. I




F I G. 2



F I G. 3



F1G.4



F I G. 5






FIG.6




F I G. 7




5/8,


F I G. 8




F1G.9





F I G. 10





F | G. | I











#### INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP96/01480

	101/01/90/01480					
A. CLASSIFICATION OF SUBJECT MATTER						
Int. Cl <sup>6</sup> H01L29/778, H01L21/338, H01L29/861						
According to International Patent Classification (IPC) or to both national classification and IPC						
B. FIELDS SEARCHED						
Minimum documentation searched (classification system followed by classification symbols)						
Int. C16 H01L29/778, H01L21/338						
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched						
Jitsuyo Shinan Koho 1972 - 1996 Kokai Jitsuyo Shinan Koho 1973 - 1995						
Electronic data base consulted during the international search (name of	data base and, where practicable, search terms used)					
·						
C. DOCUMENTS CONSIDERED TO BE RELEVANT						
Category* Citation of document, with indication, where appr	contate, of the relevant passages					
A JP, 60-86874, A (Siemens AG. May 16, 1985 (16. 05. 85)	),					
A JP, 2-162744, A (Hitachi, Lt. June 22, 1990 (22. 06. 90) (F.	d.), amily: none)					
30, (1)	auriy. None/					
•						
Further documents are listed in the continuation of Box C.	See patent family annex.					
<ul> <li>Special categories of cited documents:</li> <li>"I" later document published after the international filing date or priority date and not lo conflict with the application but cited to understand to be of particular relevance</li> </ul>						
"E" earlier document but published on or after the international filling date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other						
	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is					
means  "P"  document published prior to the international filing date but later than the priority date claimed  "E"  document member of the same patent family						
Date of the actual completion of the international search  Date of mailing of the international search report						
August 21, 1996 (21. 08. 96)	September 3, 1996 (03. 09. 96)					
Name and mailing address of the ISA/	uthorized officer					
Japanese Patent Office						
Facsimile No.	elephone No.					
Form PCT/ISA/210 (second sheet) (July 1992)						

国際出願番号 PCT/1P96/01480

EN MARK D	国際山殿香号   PCI/JP96/01480					
A. 発明の属する分野の分類(国際特許分類(IPC))						
Int Cl' H01L 29/778, H01L	21/338, H01L 29/861					
B. 調査を行った分野						
調査を行った最小限資料(国際特許分類(IPC))						
Int Cl H01L 29/778, H01L	21/338, H01L 29/861					
<ul><li>場外限資料以外の資料で調査を行った分野に含まれるもの 実用新案公報 1972-1996年 公開実用新案公報 1973-1995年</li></ul>						
国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)						
で、 関連すると認められる文献 引用文献の						
カテゴリー* 引用文献名 及び一部の箇所が関連すると	ときは、その関連する箇所の表示					
A JP、60-86874、A (シーメンス、7 16.5月、1985 (16.05.85)						
10. 37. 1985 (10. 05. 85)	1-7					
A JP、2-162744、A (株式会社日立第 22.6月、1990(22.06.90)	以作所) (ファミリーなし) 1-7					
□ C欄の続きにも文献が列挙されている。	□ パテントファミリーに関する別紙を参照。					
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」先行文献ではあるが、国際出願日以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献(理由を付す) 「O」口頭による開示、使用、展示等に官及する文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願	の日の後に公表された文献 国際出願日又は優先日後に公表された文献であって て出願と矛盾するものではなく、発明の原理又は理 論の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの 「&」同一パテントファミリー文献					
国際調査を完了した日 21.08.96	国際調査報告の発送日 03.09.96					
国際調査機関の名称及びあて先 日本国特許庁(ISA/JP) 郵便番号100 東京都千代田区霞が関三丁目4番3号	特許庁審査官(権限のある職員) (127) 4M 7735 河合 章 (127)					

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

£

4

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
✓ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
☐ OTHER:

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.